浙江省微波毫米波射频产业联盟旗下杭州城芯科技有限公司随着雷达系统数字化水平的提高，数字相控阵雷达的应用越来越广泛，相较于传统的模拟相控阵雷达系统，数字相控阵雷达系统具有合成波束的灵活性更强、旁辦抑制度更优、动态范围更大等优点。是未来雷达系统的发展方向。相较于传统的模拟相控阵雷达系统，数字相控阵雷达系统不再依靠模拟的移相器、衰减器以及微波合成网络等来实现空间波束的合成与扫描。而是直接通过AD转换器将接收到的模拟信号数字化，在数字域进行更灵活更复杂的数据处理。典型的数字相控阵系统框图如下所示：
图 1典型数字相控阵系统框图
完整的数字相控阵系统包括数字T/R收发单元阵列（每一个收发单元包括一个接收的ADC模块及一个发射的DAC/DDS模块）、数字波束形成模块（DBF）、信号处理机模块以及时钟生成及分发模块。其中数字收发单元阵列实现模拟信号的收发及数字化，数字波束形成模块通过对各个收发单元的数据进行加权、延时、补偿等操作实现波束的合成，信号处理机模块用于对接收到的数据进行处理并完成对整个系统的控制，时钟生成及分发模块实现采样时钟以及同步信号的分发。
由于数字相控阵系统需要严格控制每个收发单元的采样时刻以方便数字波束合成，故时钟生成及分发模块需要严格约束分发到每一个收发单元的采样时钟（Fs_clk1~Fs_clk(n)）的相位关系。理想情况下，需要保证分发到每一个收发单元的采样时钟（Fs_clk1~Fs_clk(n)）严格对齐。在大规模数字相控阵系统中，不同的收发单元往往距离很远，且位于不同的PCB板上。为实现同步采样，时钟分发网络一般采用分布式实现以减小连线数量。典型的时钟Fs_clk及同步信号Sync分发网络如图2所示：
图 2 数字相控阵系统时钟及同步信号分发网络
时钟及同步生成模块产生采样时钟及同步信号，通过有源时钟分发模块将采样时钟及同步信号逐级分发，假设一级有源时钟分发模块可输出N组时钟及同步信号，采用M级串联可实现NM组时钟及同步信号。实际系统实现中由于每一级时钟分发模块及连接电缆均会引入一定的延时Td±Δt，M级模块共引入延时M*(Td±Δt)。其中Td为时钟分发模块的平均绝对延时和电缆的固有延时（相对Fs_clk的延时），Δt为由于模块制造误差及所处环境温度不同造成的延时误差和电缆长度的差异造成的延时。
杭州城芯科技有限公司自主研发的CX3E04/CX3E04N芯片，可以为上述时钟和同步的分发系统提供硬件支撑。可极大减小时钟和同步信号分发网络的设计和调试难度。
CX3E04/CX3E04N是一款高性能低电压低功耗的时钟分配器，能够产生最多14路分频比可配置的超低相位噪声的同步时钟，支持LVDS*和CML两种输出模式。
CX3E04/CX3E04N可满足不同应用场景的时钟频率、同步配置、多通道和低噪声的要求，并通过多种时钟管理和分配特性来简化大规模阵列板卡的时钟树设计，提供14路低噪声且可配置的时钟输出，可灵活与多种器件连接，包括数据转换器、现场可编程门阵列（FPGA）和混频器本振（LO）。
CX3E04/CX3E04N共有14路时钟和SYNC通道，各通道可以独立配置分频比、延时和输出模式。每个通道可以独立配置成CLK通道或者SYNC通道，当配置成SYNC输出模式时，其SYNC信号可以由外部输入，也可以由内部电路产生连续或者脉冲模式的SYNC信号。
CX3E04/CX3E04N具有多通道和多芯片同步功能，可以根据内部或者外部输入的SYNC信号对芯片进行同步，可以保证每个通道输出同步的时钟信号。
CX3E04/CX3E04N管脚定义及芯片实物如下所示：
图 3 CX3E04/CX3E04N管脚定义及实物
CX3E04为工业级，CX3E04N为军品级，器件均为QFN 48pin封装、封装尺寸为6mm×6mm，其封装如下所示：
图 4 CX3E04/CX3E04N芯片封装图
CX3E04芯片正是采用了重同步时钟方案，实现了Sync与采样时钟Fs_clk相对相位关系不随时钟网络级数增加而增加，保证了整个数字相控阵系统同步的可靠性。CX3E04芯片是一款专门为数字相控阵系统设计的时钟/同步信号分发芯片，最多可实现14组时钟信号的分发，优异的相位噪声性能保证CX3E04芯片可配合任何一款时钟生成模块进行时钟分发且几乎不恶化相位噪声性能。每个输出通道均可对延时进行独立配置，用于补偿系统延时误差，延时精度优于1.5ps。采样时钟对Sync的重采样功能保证Sync的延时误差不随时钟网络级数的增加而累积，用户仅需保证单级延时误差不超过一个采样时钟周期即可轻松实现同步。此外，CX3E04采用了低功耗设计，典型情况下每个通道输出功耗低于18mW。芯片内部系统框图如下所示：
图 5 CX3E04/CX3E04N芯片系统框图
其核心特性如下：
附加时钟抖动（Additive Jitter）：10fs；
低电压供电：1.3V；
低功耗：单个通道电流＜15mA；
最多提供14路LVDS*或CML模式输出时钟：
参考时钟输入频率范围：10MHz~2GHz；
输出延时可配置范围：0~630ps；
输出延时精度：1.5ps；
输出级电流可配置范围：3.2mA~8mA；
14路通道可独立配置延时、分频比和输出模式；
SYNC扇出功能：
延时可配置0~3个参考时钟周期；
SYNC片内产生：
连续模式；
脉冲模式（SPI控制）；
脉冲模式（GPI控制）；
脉冲模式（SYNC控制）；
参考时钟的1~4096分频任意配置；
输入管脚：
差分/单端；
片内50Ω阻抗匹配；
支持交流和直流耦合；
输出管脚：
支持LVDS*（共模0.65V）和CML模式；
CML模式内部集成50Ω匹配电阻；
支持交流和直流耦合；
其相位噪声典型特性如下：
芯片在500MHz输出情况下，典型相位噪声测试结果如下所示：
图 6 CX3E04/CX3E04N相位噪声测试图
CX3E04/CX3E04N芯片支持MASTER和SLAVE 2种工作模式，典型应用方案如下所示：
图 7 CX3E04/CX3E04N典型应用方案一 图 8 CX3E04/CX3E04N典型应用方案二
如图7所示，CX3E04可以用作Master模式，外部输入CLK时钟信号，芯片内部产生SYNC信号输出，14路输出可以最多同时驱动7颗CX8242K射频直采收发芯片或者其他芯片。如图8所示，CX3E04可以用作Slave模式，外部输入CLK时钟信号和SYNC信号，再经过14路输出可以最多同时驱动7颗CX8242K芯片或者其他芯片。
如图9 所示，当需要大规模组阵的时候，可以采用CX3E04（配置成Master模式，内部产生SYNC信号）驱动7颗CX3E04（Slave模式），可给最多49颗CX8242K射频直采收发芯片提供采样时钟和SYNC信号。以此类推，通过更多CX3E04芯片增加时钟通道，可以实现更大规模的阵列系统，且整个阵列系统SYNC信号的延时不累积。
图 9 CX3E04/CX3E04N典型应用方案三
